Engenharia Eletrônica

Considere o circuito abaixo, no qual as entradas CLR dos FLIP-FLOPS são acionados com nível lógico 1 e a mudança de estados dos FLI-FLOPS ocorrem na transição de descida do clock. Com base nesses dados, este circuito implementa um