Engenharia Eletrônica — F. eletrônica de potência

O esquema acima representa um circuito lógico combinacional.

Nos testes 1, 2 e 3, especificados na Tabela abaixo,

os níveis zero lógico serão representados por 0 e

o nível um lógico será representado por 1, e indicam a

excitação das entradas X, Y, Z e W ou o nível lógico da

saída S do circuito investigado.

Qual o nível lógico esperado na saída S para os testes

1, 2 e 3, respectivamente?