Questão #16202042019

Eletroeletrônica

Considere o seguinte esquema associado ao estágio de saída de um aplificador de potência:

Imagem da questão

Sobre o arranjo, é incorreto afirmar que

A quando a tensão V_in for zero, os dois transistores estarão em corte e a tensão de saída V_o é zero. B quando o sinal de entrada entra na faixa negativa (inferior negativamente cerca de 0,5V da referência a fim de vencer a junção do transistor Q₂) Q₂ entrará em condução e a tensão na saída é limitada pelo valor V_o = -V_cc + V_ECsatQ onde V_{ECsatQ2 2} é a tensão de saturação de Q₂. C quando a tensão V_in é positiva excedendo cerca de 0,5V o valor da referência Q₂ estará em corte D o sistema é polarizado com uma corrente CC aproximadamente nula e cada transitor conduz apenas durante metade do ciclo total (semiciclo positivo ou semiciclo negativo) do sinal de entrada. E o transistor Q₂ possui ângulo de condução de 360° permitindo a característica de transferência de sinais positivos e negativos na entrada Vin.

Eletroeletrônica

Uma questão respondida. E as próximas?