Engenharia Elétrica

A figura acima mostra um Flip-Flop do tipo JK mestre-escravocom entrada preset (PR) e clear (CLR). Considerando essasinformações, julgue os itens seguintes.

Suponha que o controle de preset (PR) assuma o valor zero. Então, para esta condição, a saída Q do circuito também assumirá o valor zero.