Questão #14113962010

Engenharia Eletrônica

Às condições lógicas da saída Qn + 1 de um flip-flop JK master-slave corresponde a:Imagem da questão