Engenharia Elétrica

O circuito acima representa uma porta lógica digitalimplementada com a tecnologia NMOS. Os transistores dechaveamento (com entradas ) são idênticos e do tipoenriquecimento, mas o transistor de carga é do tipo depleção. Astensões de limiar dos transistores de chaveamento e carga são 1 Ve !3 V, respectivamente. Para esse circuito, o nível lógico alto (1digital) é definido como qualquer tensão analógica compreendidaentre 3,5 V e 5 V, e o nível lógico baixo (0 digital) corresponde àstensões analógicas entre 0 e 1,8 V. Esse circuito apresenta duaspeculiaridades:I se pelo menos um dos transistores de chaveamento operar comentrada em 5 V, a tensão de saída não excederá 0,3 V;II somente com ambas as entradas simultaneamenteno nívellógico baixo, a saída atinge o nível lógico alto.Com base nessas informações, julgue os itens subsequentes.

Em condições estáticas, isto é, sem chaveamento dos níveis de entrada, a máxima dissipação de potência ocorre quando ambas as entradas estiverem fixadas em 5 V.